Obiekt

Tytuł: High level synthesis in FPGA of TCS/RNS converter

Abstrakt:

The work presents the design process of the TCS/RNS (two's complement–to– residue) converter in Xilinx FPGA with the use of HLS approach. This new approach allows for the design of dedicated FPGA circuits using high level languages such as C++ language. Such approach replaces, to some extent, much more tedious design with VHDL or Verilog and facilitates the design process. The algorithm realized by the given hardware circuit is represented as the program in C++. The performed design experiments had to show whether the obtained structures of TCS/RNS converter are acceptable with respect to speed and hardware complexity. The other aim of the work was to examine whether it is enough to write the program in C++ with the use of basic arithmetic operators or bit–level description is necessary. Finally, we present the discussion of results of the TCS/RNS converter design in Xilinx Vivado HLS environment.

Wydawca:

Publishing House of Poznan University of Technology

Identyfikator:

oai:repozytorium.put.poznan.pl:444398

ISBN/ISSN:

1897-0737

DOI:

10.21008/j.1897-0737.2017.91.0014

Język:

pol ; eng

Powiązania:

Strona czasopisma Politechnika Poznańska Wydział Elektryczny i Instytut Elektrotechniki i Elektroniki Przemysłowej

Prawa do dysponowania publikacją:

Politechnika Poznańska

Format:

pp. 143-154

Prawa:

wszystkie prawa zastrzeżone

Prawa dostępu:

dla wszystkich w zakresie dozwolonego użytku

Właściciel praw:

Politechnika Poznańska

Format obiektu cyfrowego:

application/pdf

Kolekcje, do których przypisany jest obiekt:

Data ostatniej modyfikacji:

2018-07-16

Data dodania obiektu:

2018-07-13

Liczba wyświetleń treści obiektu:

27

Liczba wyświetleń treści obiektu w formacie PDF

14

Wszystkie dostępne wersje tego obiektu:

http://repozytorium.put.poznan.pl/publication/536635

Wyświetl opis w formacie RDF:

RDF

Wyświetl opis w formacie OAI-PMH:

OAI-PMH

Ta strona wykorzystuje pliki 'cookies'. Więcej informacji